# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出顧公院番号

# 特開平10-187554

(43)公開日 平成10年(1998) 7月21日

(51) Int.Cl.<sup>6</sup>

體別記号

G06F 12/16

330

G11C 29/00

671

FΙ

G06F 12/16

G11C 29/00

330A

671B

## 審査請求 未請求 請求項の数9 OL (全 6 頁)

(21)出讀書号

特惠平9-156500

(22)出版日

平成9年(1997)6月13日

(31)優先権主張番号 1996-69172

(32) 優先日

1996年12月20日

(33)優先權主張国

韓国(KR) 🦠

(71)出憲人 390019839

三基體子株式会社

大韓民国京建道水原市八達区極端網416

(72)発明者 田 弘 信

大韓民国京都潜水原市水原郵便局沿書面

(72)発明者 趙 昌 賢

大韓民国京徽道水原市水原郵便局私書區

105号


(74)代理人 弁理士 三好 秀和 (外1名)

## (54) 【発明の名称】 自己テスト回路を有する半導体メモリ装置

#### (57)【要約】

【課題】 多様なサイズを有する多くの内蔵されたRA Mをテストするために一つのコントローラを共有して相 互連結費用を最小にすることのできる自己テスト回路を 有する半導体メモリ装置を提供する。

【解決手段】 本発明の自己テスト回路を有する半導体 メモリ装置は、メモリプロックと、メモリプロックのア ドレス等をノーマル/テストに選択するための選択手段 MUXと、比較データを発生するバックグラウンド発生 手段BGと、メモリプロックから読み出されたデータと 比較データとを比較する比較手段COMPと、比較手段 の各出力を組み合わせてテスト結果を発生する組合せ手 祭G1と、選択手祭にデスト用アドレス及び制御債券を 提供し、バックグラウンド発生手段にバックグラウンド 番号と出力反転制御信号を提供し、比較手段に比較制御 信号を提供するテスト制御手段100とを備えることを 特徴とする。



(2)

特別平10-187554

#### 【特許請求の範囲】

【糖水項1】 複数のメモリブロックと、

テストモード信号に応じて前記複数のメモリプロックの アドレス、制御信号、データをノーマル/テストに選択 するための複数の選択手段と、

前記複数のメモリプロックに書き込むデータと比較する ための比較データを発生する複数のパックグラウンド発

前記テストモード信号に応じて前記複数のメモリブロッ クから読み出されたデータと前配比較データとを入力し 10 て比較し、その比較結果を出力する複数の比較手段と、 前記複数の比較手段の各出力を組み合わせてテスト結果 を発生する組合せ手段と、

前記テストモード信号に応じて、前記複数の選択手段に テスト用アドレス及び制御信号を提供し、前記複数のパ ックグラウンド発生手段にパックグラウンド番号と出力 反転制御信号を提供し、前記複数の比較手段に比較制御 信号を提供するテスト制御手段とを備えることを特徴と する自己テスト回路を有する半導体メモリ装置。

【請求項2】 前記複数のメモリブロックは互いに異な 20 リ装置。 るサイズを有することを特徴とする請求項1記載の自己 テスト回路を有する半導体メモリ装置。

【請求項3】 前記テスト制御手段はSOAアルゴリズ ムを行うことを特徴とする請求項1記載の自己テスト回 路を有する半導体メモリ装置。

【請求項4】 前記テスト制御手段は、

ステージ段階をカウントする第1カウンタと、

アドレスをカウントするアドレスポインタ用第2カウン タと、

アドレスパックグラウンド番号をカウントする第3カウ

データバックグラウンド番号をカウントする第4カウン

前配第1から第4カウンタと交信しながらSOAアルゴ リズムを行ってテスト動作サイクルを発生するサイクル

前記第1カウンタのステージ情報と前記第3カウンタの アドレスバックグラウンド情報と前記サイクル制御部の 出力に応じてテスト完了信号、テスト書込み制御信号、 パックグラウンド制御信号、比較制御信号を発生する制 前記サイクル制御部の出力、前記第 御信号発生部と、 2から第4カウンタの出力を組み合わせて前記複数のメ モリプロックの各テストイネーブル信号を発生するテス トイネーブル発生部とを備えることを特徴とする請求項 1 記載の自己テスト回路を有する半導体メモリ装置。

【鯖求項5】 前記テストイネーブル信号は、前記複数 のメモリブロックの最終アドレス値より前記アドレスポ インタの値がさらに小さく、アドレスパックグラウンド サイズよりアドレスパグラウンド値がさらに小さく、デ ータパックグラウンドサイズよりデータパックグラウン 50 が伴う。また、ピンをマルチプレックスして使用する場

ド値が小さい場合には活性状態を保持し、その他の場合 には非活性状態を有することを特徴とする請求項4記載 の自己テスト回路を有する半導体メモリ装置。

【請求項6】 前記サイクル制御部は、初期化サイク ル、銃出しサイクル、書込みサイクル、ステージインク リメントサイクル、アドレス及びデータパックグラウン ド番号インクリメントサイクル、及び終了サイクルを含 むことを特徴とする請求項4記載の自己テスト回路を有 する半導体メモリ装置。

【請求項7】 前記各パックグラウンド発生爭段は、前 記パックグラウンド制御信号と前配第4カウンタのパッ クグラウンド番号に応じて前記比較データを発生するこ とを特徴とする請求項4記載の自己テスト回路を有する 半導体メモリ装置。

【請求項8】 前記各比較手段は、対応のメモリから出 力されるデータと前記パックグラウンド発生手段から発 生された比較データとを入力して比較し、前記比較制御 信号に応じてテストエラー信号を出力することを特徴と する請求項4記載の自己テスト回路を有する半導体メモ

【請求項9】 前記組合せ手段は、前記各比較手段のテ ストエラー信号を論理和する論理和ゲートから構成され ていることを特徴とする請求項4記載の自己テスト回路 を有する半導体メモリ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は自己テスト回路を有 する半導体メモリ装置に係り、特にコントローラを共有 して、コントローラと多数のメモリブロックとの間の相 30 互接続を最小化することにより費用節減に供し、多数の RAMを同時にテストすることのできる自己テスト回路 を有する半導体メモリ装置に関する。

[0002]

【従来の技術】半導体製造技術の急激な発達によって、 集積度は一つのチップにシステムが納められる程度に至 っている。これにつれて、内蔵されたRAMの使用がサ イズと個数の面で増加しており、そのテストが大きな問 題となっている。

【0003】一般に、内蔵されたRAMのテスト方法 40 は、テストパターンの生成場所によって 2種類に区分さ れる。第1はテスト装備によるものであり、第2はB1 ST(Built-In Self Test)回路によるものである。

【0004】まず、テスト準備による方法は、多様なテ ストパターンを用いたテストが容易に行えるという長所 がある。しかし、テストモードにおいてRAMのアドレ スデータ入力、データ出力、制御信号をテスト装備が管 理するために、RAMの全てのポートがテスト装備のア クセス可能なピンまで連結されなければならないので、 ルーティング (routing)とピンの使用にオーパーヘッド

(3)

10

20

40

据PME COLUMN

特鵬平10-187554

3

合には、RAMを同時にテストすることができないので テスト時間が増加する。

【0005】BIST方法では外部でBISTモードを 設定すると、BIST回路が駆動され、RAMを定められたテストパターンを加えてテストした後、エラーが発生したか否かだけを出力する。したがって、RAMのテストのためにピンへの連結を必要とする信号が最小化され、RAMを同時にテストすることができるので、テスト時間が減少するという長所がある。しかし、テストパターンを生成する回路がハードウェアで実現されてチップ内部に追加されるので、チップ面積にオーバーヘッドが発生しテストパターンが固定されるという短所がある。

#### [0006]

【発明が解決しようとする課題】本発明はこのような従来の問題点を解決するために案出されたもので、その目的は、多様なサイズを有する多くの内蔵されたRAMをテストするために一つのコントローラを共有することによって、相互接続を最小化して多数のRAMを同時にテストすることのできる自己テスト回路を有する半導体メモリ装置を提供することにある。

#### . [00071

【課題を解決するための手段】上記目的を達成するため に、本発明の自己テスト回路を有する半導体メモリ装置 は、複数のメモリプロックと、テストモード信号に応じ て前記複数のメモリブロックのアドレス、制御信号、デ ータをノーマル/テストに選択するための複数の選択手 段と、前記複数のメモリブロックに書き込むデータと比 較するための比較データを発生する複数のバックグラウ ンド発生手段と、前記テストモード信号に応じて前記複 数のメモリプロックから読み出されたデータと前配比較 データとを入力して比較し、その比較結果を出力する複 数の比較手段と、前記複数の比較手段の各出力を組み合 わせてテスト結果を発生する組合せ手段と、前記テスト モード信号に応じて、前記複数の選択手段にテスト用ア ドレス及び制御信号を提供し、前記複数のパックグラウ ンド発生手段にパックグラウンド番号と出力反転制御信 号を提供し、前記複数の比較爭段に比較制御信号を提供 するテスト制御手段とを備えることを特徴とする。

#### [0008]

【祭明の実施の形態】以下、添付図面を参照して本発明 をより詳細に説明する。

【0009】図1は本発明による自己アスト回路を有する半導体メモリ装置の構成を示す。図1の装置はR1,R2、R3に対するメモリブロックと、テストモード信号BIST\_MODEに応じて前記各メモリブロックのアドレス、制御信号、データをノーマル/テストに選択するための複数の選択手段MUX1,MUX2,MUX3と、各メモリブロックに書き込むデータと比較するための比較データを発生する複数のパックグラウンド発生50

手段BG1、BG2、BG3と、前記テストモード信号BIST\_MODEに応じて各メモリブロックから読み出されたデータと前記比較データを入力して比較し、その比較結果を出力する複数の比較手段COMP1、COMP2、COMP3と、前記複数の比較手段の各テストエラー信号を論理和してテストの結果を発生する論理和ゲートG1と、前記複数の選択手段MUX1、MUX2、MUX3にテスト用アドレスtA5、tA8及び制御信号tWENを提供し、前記複数のパックグラウンド発生手段BG1、BG2、BG3にパックグラウンド発生手段BG1、BG2、BG3にパックグラウンド発生手段BG1、BG2、BG3にパックグラウンド発生手段BG1、BG2、BG3にパックグラウンド発生手段BG1、BG2、BG3にパックグラウンド発生手段BG1、BG2、BG3にパックグラウンド番号BGNと出力反転制御信号INV BGを提供し、前記複数の比較手段COMP1、COMP2、COMP3に比較制御信号COMPAREを提供するテスト制御手段100とを含んでいる。

【0010】前配複数のメモリプロックR1、R2、R3は互いに異なるサイズを有し、各メモリブロックは一つのテスト制御手段100を共有することで相互連結構造の費用を最小化するように設計されている。

【0011】前記テスト制御手段100は、SOA(Sin gle Order Addressing)アルゴリズムの実現のためにス テージ0からステージ3をカウントする第1アップカウ ンタ10と、テストアドレスをカウントするアドレスポ インタ (AP) 用第2アップカウンタ20と、アドレス バックグラウンド番号 (ABP) をカウントする第3ア ップカウンタ 2 5 と、データパックグラウンド番号 (D BP) をカウントする第4アップカウンタ30と、前配 第1から第4アップカウンタ10、20、25、30と 交信しながらSOAアルゴリズムDMFを行ってテスト 動作サイクルを発生するサイクル制御部40と、前記第 1 アップカウンタ10のステージ情報と第3アップカウ ンタ25のアドレスパックグラウンド情報とサイクル制 御部40の出力に応じてテスト完了信号DONE、テス ト書込み制御信号tWEN、パックグラウンド制御信号 INV\_BG、比較制御信号COMPAREを発生する 制御信号発生部50と、アドレスポインタ情報、前記サ イクル制御部40の出力、第3アップカウンタ25の出 力、第4アップカウンタ30の出力を組み合わせて複数 のメモリプロックの各テストイネーブル信号TEN1, TEN2、TEN3を発生するテストイネーブル発生部

【0012】前記メモリブロックがN個であれば、1≦i≤Nに対してアドレスサイズ(Address Size(Ri))がメモリブロック(Ri)のアドレスラインのビット数であり、最終アドレス(Last Address(Ri))がアドレスの最大値であり、ABGSize(Ri)がアドレスパックグラウンド個数であり、DBGSize(Ri)がデータパックグラウンド個数であり、ワードサイズラストパックグラウンドがデータ入出力のビット数であるとき、前記制御信号発生部50の各制御信号、テスト完了信号D

7**1**2.5

y d

70とを含んでいる。

(4)

特開平10-187554

5

ONE、テスト書込み制御信号tWEN、パックグラウ ンド制御信号INV\_BG、比較制御信号COMPAR Eは次の式で定義される。

[0.013] 【数1】

STAGE[0]DIWEN when ABP=() AP[ABP-[] DIWEN STAGE [0] else

前記テストイネーブル信号TENiは、各メモリブロッ クの最終アドレス値より前記アドレスポインタの値がさ らに小さく、アドレスパックグラウンドサイズよりアド レスパックグラウンド値がさらに小さく、データバック グラウンドサイズよりデータパックグラウンド値が小さ 10 【数 2】

い場合には活性状態を保持し、その他の場合には非活性 状態を有する。これをまとめて表現すれば次の式にな

[0014]

when AP \( \subseteq Last\) Address (R<sub>i</sub>) and ABP \( \subseteq Size\) (R<sub>i</sub>) and DBP≤DBGSize (R.)

前記テストアドレス信号はAP信号のうちRAMのアド レスラインのサイズだけのみ連結すればよく、アドレス は増加する変化のみを有する。

【0015】前記制御信号発生部50は図2に示すよう に、第1から第4アップカウンタ10、20、25、3 - - - Oの値を初期化させる初期化サイクル(inti)、メモ リプロックから景ストデータM(tA)を読出し、読み出 20 されたデータと前記比較するデータとを比べる読出しサ イクル(read)、パックグラウンド発生手段にテスト データを書き込む書込みサイクル(write)、ステー ジ0と3で読取りと書込みのみを行うためのサイクルス .テージO3 (s.tageO3)、ステージインクリメン トサイクル(inc\_stage)、パックグラウンド 番号インクリメントサイクル (inc\_bdg)、及び 終了サイクル (final)を含んでいる。

【0016】前配各バックグラウンド発生手段BGiは 前記パックグラウンド制御信号INV\_BGと前記第4 アップカウンタ30のバックグラウンド番号BGNに応 じて比較データを発生する。

【0017】前記各比較手段COMPiは対応のメモリ プロックRiから出力されるデータとバックグラウンド 発生手段BGiから発生された比較データとを入力して

比較し、前配比較制御信号COMPAREに応じて対応 するメモリブロックのテストエラー信号を出力する。 [0018]

【発明の効果】以上述べたように、本発明の自己テスト 回路を有する半導体メモリ装置では、多様なサイズを有 する多くの内臓されたRAMをテストするために一つの コントローラを共有して相互連結費用を最小にすること ができる。

#### 【図面の簡単な説明】

【図1】本発明による自己テスト回路を有する半導体メ モリ装置の構成を示すプロック図である。


【図2】図1のサイクル制御部で実行されるSOA(Sin gle Order Addressing)アルゴリズムを示す図である。

## 【符号の穀明】

- 10 第1アップカウンタ
- 20 第2アップカウンタ
- 25 第3アップカウンタ 30 30 第4アップカウンタ
  - 40 サイクル制御部
  - 50 制御信号発生部
  - 70 テストイネーブル発生部
  - 100 制御手段

(5)

特開平10-187554



(6)

特開平10-187554

## 【図2】

Algorithm	State (CYCLE)
for each data background in DBP for each address background in ABP for each STAGE from 0 to 3	init
for each Address if (STAGE=0) Write ADB if (STAGE=1)	stage03
Read ADB and Compare	read
Write ADB ' if (STAGE=2)	write
Read ADB and Compare	read
Write ADB	write
if (STAGE=3) Read ADB and Compare	stage03
end for	inc_stage
end for	inc_adb
end for	inc-dbg
end for	final

. .